DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

003742074

WPI Acc No: 1983-738274/198333

Active-matrix display panel - has single-gate thin-film transistors driving LCDs and double-gate transistors driving peripheral circuits.

NoAbstract

Patent Assignee: SUWA SEIKOSHA KK (SUWA) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 58115850 A 19830709 198333 B

Priority Applications (No Type Date): JP 81212543 A 19811228

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58115850 A 4

Title Terms: ACTIVE; MATRIX; DISPLAY; PANEL; SINGLE; GATE; THIN; FILM;

TRANSISTOR; DRIVE; DOUBLE; GATE; TRANSISTOR; DRIVE; PERIPHERAL;

CIRCUIT; NOABSTRACT

Derwent Class: P85; T04; U12; U14

International Patent Class (Additional): G09F-009/35; H01L-027/12;

H01L-029/78

File Segment: EPI; EngPI

(9) 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭58—115850

Int. Cl.³

識別記号

庁内整理番号

砂公開 昭和58年(1983)7月9日

H 01 L 27/12 G 09 F 9/35 H 01 L 29/78

8122-5F 7520---5C 7377-5F

発明の数 1 審査請求 未請求

(全 5 頁)

60アクテイプマトリツクスパネル

会社諏訪精工舎内

昭56-212543 20特

願 人 株式会社諏訪精工舎 の出

②出.

昭56(1981)12月28日 頭

東京都中央区銀座4丁目3番4

뮥

四代 理 人 弁理士 最上務

大島弘之 @ 明 者

諏訪市大和3丁目3番5号株式

発明の名称 アクティブマトリックスペネル

2. 特許請求の範囲

複数本のゲート線および前記ゲート線と直交す る複数本のソース顔を備え、前記ゲート線と前記

ランジスタを有するとともに、前記各ゲート線あ るいは黄記各ソース誰の少なくとも一方の何の邸 動回路を準膜トランジスタにより構成したアクテ ィブマトリックスパネルにおいて、貧配ゲート線 と前記ソース議との各交点に位置する事膜トラン ジスタのゲート電極はמ記半導体薄膜の上側もし くは下偏の一方のみに形成され、かつ、前記収象 **風路に用いられる寝裏トランジスタのゲート電框** は前記半導体帯膜の上側かよび下側の両方に形成 されたことを特徴とするアクティブマトックスパ ネルロ

ュ 発明の詳細な説明

本発明は存農トランツスタを用いたアクティブ マトリックスパネルに関する。

近年、絶象基板上に帯襲トランジスタを形成す る研究が活発に行なわれている。その目的の1つ 化は、安価な絶縁基板を用いた専形ディスプレイ の実現が挙げられる。すなわち、上に荐襲トラン

ング特性を応用して激品等による導形ディズブレ イを目指すものである。とのようにして構成され たアタティプマトリックスパネルは非常に安価に 製作できる可能性がある。

羅菓トランジスタをアクティブマトリックスペ ネルに応用した場合の液晶表示装置は、一般に、 上側のガラス基板と、下側の存襲トランジスタ基 板と、その間に封入された被晶とから構成されて かり、前記書菓トランジスタ基板上にマトリック ス状に配置された液晶駆動素子を外部温択回路に より選択し、前記液晶駆動素子に萎載された液晶 駆動電極に電圧を印加することにより、任港の文 字、図形、あるいは画像の表示を行なりものである。前記書裏トランジスタ基板の一般的な回路図 を第1図に示す。

第1図(a)は薄膜トランジスタ基板上の液晶 動業子のマトリックス状配置図である。図中の 1 で記された無量が浸示値域であり、その中に液 品配数点を発表子2へのデータ信号ライン(ソー ス級のであり、4はでありである。液晶駆動業子2への多のである。液晶駆動業子2への多のののののののののののののである。液晶駆動業子2への回路図を第1図(b)に示す。5は薄膜トランジスタであり、データのスイッテングを行用としてのスイッテングを行用としてアンジスタであり、データの保持用として用いられる。7位液晶パネルである。 を演点駆動業子に対応して形成された液晶駆動電であり、7~2は上側ガラスパネルである。

以上の説明からわかるように、被品駆動業子内 の薄膜トランジスタは、液晶に印加する電圧のデ ータをスイッテングするために用いられ、このと き複数トランジスタに要求される特性は大きく次

膜トランジスタがOFF状態のときの電流(以下、 OFF電流という。)がわずかでも流れると、ド レインの電位(すなわちコンデンサの電位)は急 激化ソースの電位に近づき、普を込まれたデータ は正しく保持されなくなってしまう。したがって、 薄鎖トランジスタのOFF電流は振力小さくする

以上、収益率があっている。 水される特性について述べたが、以下では、各ゲート組あるいは各ソース線に信号を供給し、各核 品配動素子を駆動するための周辺回路(以下、配 動回路という。)も存襲トランジスタで構成した 場合、その存襲トランジスタに要求される特性に ついて述べる。

通常、アタティブマトリックスパネルのゲート 級かよびソース線は、それぞれ 200本程度、合 計 400本程度が設けられ、それぞれの線に必要 な信号を外部から供給しなくてはならない。この ために外部回路を設けると、アクティブマトリッ クスパネルのゲート線かよびソース線と外部回路 の2種類に分類される。

- (1) 溶膜トランジスタをON状態にした時、 コンデンサを光電させるために充分な電流 を流すことができること。
- (2) 将要トランジスタをOFF状態にした時、 極力、電流が流れないこと。
- (1)はコンデンサへのデータの書き込み特性に関するものである。液晶の表示はコンデンサの電位により決定されるため、短時間にデータを完璧に書き込むことができるように、存譲トランジスタ社完分大きい電流を施すことができなくてはならない。このときの電流(以下、ON電流という。)は、コンデンサの容量と、書き込み時間とから定まり、そのON電流をタリアできるように存譲トランジスタを製造しなくてはならない。

(2)は、コンデンサに書き込まれたデータの保持特性に関するものである。一般に、書き込まれたデータは書き込み時間よりもはるかに長い時間保持されなくてはならない。コンデンサの野電容量は、通常12F程度の小さい値であるため、存

との間の約400本の端子を接続する必要が生じる。したがって、駆動回路はパネル上に被晶駆動素子と同時に形成することが望ましい。これにより、アクティブマトリックスパネルから外部へ取り出す端子数は約10本程度に激減させることが可能となる。この場合のアクティブマトリックスパネルの構成を第2因に示す。8は第1回(a)

対開昭58-115850(3)

てはならない。OFF電流は回路が興動作しない 程度に多くても問題ない。一方、ゲート偶駆動回 路は高速で動作する必要はないが、数 ca もの長い ゲート線を駆動するため、やはり大きなON電流 が必要となる。OFF電流は大きい問題とはなら ない。したがって関辺駆動回路を構成する導膜ト ランジスタはソース側もゲート側も、OFF電流 が多くてもほとんど問題にならないが、ON電流 は振力多くなる特性が要求される。

以上の説明からわかるように、液晶駆動業子内 の薄膜トランジスタと駆動図路内の薄膜トランジ スタに要求される特性は異なっている。 これらの 特性を満足させるために従来ではトランジスタサ イズを変えることで対応していた。すなわち、薄 膜トランジスタのチャネル観Wとチャネル長しと の比W/しを、凝動図路内の薄膜トランジスタで は大きくすることにより、それぞれに要求される 特性を満たそうとしていた。しかし、この方法で は、駆動図路内のトランジスタサイズが複端に大

く説明する。

第3図は半導体準護の上側にのみゲート電極を 設けた準膜トランジスタ(以下、シングルゲート 準膜トランジスタという。)の断面構造の1例で ある。15はガラス等の絶縁基板、16は半導体 準膜、17はソース領域、18はドレイン領域、 19はゲート絶像膜、20はゲート電極、21は

電極である。とのような構造の薄膜トランジスタは、ON電流はそれはど大きくできないが、OFF電流を小さくすることができる。本出版人が行なった実験によれば、トランジスタサイズをLー10mm、Wー10mの小型にしても、数メAを担定のON電流は影響を入れったとができる。とれば殺品駆動業子内のスイッチングトランジとして別ののな値である。また、このときのOFF電流が沿りのようになって、次温駆動業子内のスイックのようのとなって、次温駆動業子内のスイックにある。したがって、液温駆動業子内のスイックを強いる。

きくなってしまうという欠点を有している。この ため、パネル内で駆動回路の占める面積比率が非 常に大きくなり、パネル内の製造歩留りが大幅に 低下すると共に、コストも上昇する。また、より 精密な表示を行なうために、液晶駆動業子のサイ ズを小さくすると、かのずからソース機関かよび ゲート機関の関係も小さくなり、ますます駆動 路を小型化する必要性が高まり、従来の方法の欠 点がクローズアップされる。

本発明はこのような欠点を除去するものであり、 その目的とするところは、要求された特性を保持 したまま駆動回路の面積を減少せしめたアクティ フィトリックスパネルを実現するととにある。す なわち本発明は、液晶駆動業子内の薄膜トランジ スタのゲート電枢は半導体薄膜の上側もした用い の一方のみに形成され、かつ、配動回路に用い られる薄膜トランジスタのゲート電板は半導体 膜の上側および下側の両方に形成されたとと特 数とするアクティブマトリックスパネルを提供す るものである。以下、図を参照して本発明を詳し

テングトランジスタとしてはこのシングルゲート 薄膜トランジスタが最適といえる。なか、第3図 ではゲート電極が半導体薄膜の上側に形成された 場合の標準について示したがゲート電極が半導体 薄膜の下側に形成された場合の構造でも、上述の 内容は同様である。

第4回は半導体帯膜の上側をよび下側の両方に

ブルゲート存譲トランジスタという。)の断面構造の1例である。2.4 はガラス等の絶録基板、2.5 は第1が一ト電極、2.6 は第1絶録談、2.7 は半導体溶蹊、2.8 はソース領域、2.9 はドレイン領域、3.0 は第2のゲート絶録膜、5.1 は第2のゲート電極、5.2 は周間絶録膜、5.3 はソース電板・1.4 はドレイン電板である。このようなダブルゲート専膜トランジスタでは、シングルゲート薄膜トランジスタに比べて、0.F.F.電流、0.N.電流ともに増加することができる。これは、キャリアを誘起して形成されるチャネルが、半導体溶膜の2万に形成されるためであり、単

特開昭58-115850(4)

ゲート書膜トランジスタと同等の特性を得ること がてきるはずであるが、実験には、パターニング 技御の制限からトランジスタサイズを半分にする ことはできない。ずなわちアクティブマトリック パネルのよりな大面後蓋板化をける最小パターン 寸法は通常10gm租底といわれているが、 家品 駆動案子に用いられるトランジスタは、W−10sm のシングルゲート書展トランジスダで既に充分な 特性が得られており、るえてダブルゲート存譲ト ランジスタを採用してW=5gmとすることは無 意味である。つまり、パターニング技術の展界か 5Wは10μm以上に制限されているため、同等 の特性を維持するためにはLを2倍にしなくては ならない。このため、むしろトランジスタの占め る面積が増大する結果になってしまり。 したがっ て、波晶感動素子内の導膜トランジスタ化ダブル ゲート海膜トランジスタを採用することは意味が なく、シングルゲート荐譲トランジスタを用いな くてはならない。

以上述べたよりに、本発明は、液晶駆動業子内

純には、ON電流、OPF電流ともに、シングルグート薄膜トランジスタの約2倍の値が得られる。本発明は、このダブルゲート薄膜トランジスタを駆動回路に用いるものである。ダブルゲート薄膜トランジスタはシングルゲート薄膜トランジスタ はいっとなってきる。また、シッスタサイズを半分にできる。なり、アド電流を半分にできる。なり、アド電流を半分にできるが、、トランジスタサイズである。この結果、周辺駆動回路の占める面積を従来の約半分に減少させることが可能と

3

量後に、液晶取動業子内の薄膜トランジスタに ダブルゲート薄膜トランジスタを用いず、 あえて シングルゲート薄膜トランジスタを用いる理由に ついて述べる。 液晶駆動業子内の薄膜トランジス タにダブルゲート薄膜トランジスタを採用すれば、 トランジスタサイズを半分にした上で、 シングル


にはシングルゲート将膜トランジスタを、また周辺駆動回路にはダブルゲート得膜トランジスタを 設けることにより、特性を悪化させることなく、 周辺駆動回路の占める面積比率を約半分に減少せ しめるという優れた効果を有するものである。


4. 図面の簡単な説明

ックスパネルに応用した場合の一般的な国路図で ある。第2図は周辺駆動回路をアクティブマトリ ックスパネルに内閣した場合の全体の構成図であ る。第3図はシングルゲート専膜トランジスタの 断面構成の1例である。第4図はダブルゲート専 膜トランジスタの断面構成の1例である。


以上


出順人 株式会社舞助精工會 代理人弁理士 最 上 務






第 1 図







第 3 図